Cadence、半導体設計特化AI「Maestro」発表

米国の電子設計自動化（EDA）大手Cadence Design Systemsは2026年10月26日（米国時間）、半導体と電子システムの設計業務に特化したAIモデル群「Maestro AI Model Portfolio」を発表した。既存の設計支援AIエージェントと専用モデルを組み合わせ、設計の生成、検証、改善を繰り返す構成が特徴だ。現時点では一般消費者向けの生成AIサービスではなく、半導体メーカーなどの技術者が利用する設計環境を対象としている。

汎用AI比で品質最大30％改善と発表

Cadenceによると、初期の設計ワークフローで汎用の基盤モデルと比較したところ、設計結果の品質が最大30％改善し、トークン効率が最大5倍に達したという。いずれも同社が示した初期結果であり、あらゆる半導体設計や顧客環境で同じ効果が保証されるわけではない。比較条件や案件ごとのばらつきが公開資料だけでは十分に分からない点にも注意が必要だ。

設計ツールの検証結果をAIに戻す

Maestroは、分野特化の大規模言語モデル、学習済みの意思決定モデル、継続的に改善するエージェント技能などで構成される。Cadenceの「AuraStack」「ChipStack」「InnoStack」「ViraStack」といったAI Super Agentsと連携し、EDAやシステム設計解析（SDA）ツールを操作する。AIが提案した設計を専用ツールで評価し、その結果を次の判断や強化学習に反映する仕組みを打ち出した。

半導体設計では、動作の正しさに加えて消費電力、性能、面積、製造上の制約などを同時に考慮する必要がある。Cadenceは、数値解析や決定論的なソルバーを評価に使うことで、文章としてもっともらしい提案にとどまらず、工学的な条件に照らして改善を進めると説明する。ただし、人による設計審査や検証工程を全面的に不要にするという発表ではない。

クラウドと自社設備の両方を想定

実行環境としてはCadenceのセキュアなクラウド、一般のクラウド、顧客が管理するオンプレミス設備を想定する。汎用の先端モデルや公開ウェイトモデルとMaestroを組み合わせ、顧客固有の設計データや業務手順を使って追加学習する選択肢も示した。設計情報の機密性が重要な半導体業界では、利用するモデルとデータの配置を選べることが導入時の論点になる。

同社発表にはNVIDIAの幹部によるコメントも掲載され、NVIDIA NemotronやOpenShellとの連携に言及している。また、ソシオネクストはCadenceのInnoStackを実際の設計環境に導入中と説明し、全体の生産性を最大5倍に高めることへの期待を示した。この生産性の数値は顧客の見通しであり、Maestroの初期検証で示されたトークン効率とは別の指標だ。

最初のMaestroモデルは2026年第4四半期に、選定された早期アクセス顧客へ提供される予定。一般提供の開始日、料金体系、日本国内の提供条件について、今回の発表で具体的な案内は確認できない。今後は実案件での設計品質、計算コスト、機密データの扱いなどが評価の焦点となる。